VHDL - FPGA. Bài 501: Đếm từ 0 đến 9 hiển thị 1 led 7 đoạn. Chương 5: Thiết kế mạch tuần tự 2.

VHDL - FPGA. Bài 502: Đếm từ 00 đến 99 hiển thị 2 led 7 đoạn. Chương 5: Thiết kế mạch tuần tự 2.Подробнее

Verilog. Bài 501: Đếm từ 0 đến 9 hiển thị 1 led 7 đoạn. Chương 5: Thiết kế mạch tuần tự 2.Подробнее

VHDL – FPGA. Bài 512: Đếm 2 số BCD hiển thị 2 led 7 đoạn, có start/stop, up/dw, chọn 2 tần số, xvn.Подробнее

VHDL – FPGA. Bài 505: Thiết kế hai mạch đếm BCD 4 số, hiển thị 8 led 7 đoạn quét. Chương 5: TKMTT2.Подробнее

VHDL – FPGA. Bài 502: Đếm từ 00 đến 99 hiển thị trên 2 led 7 đoạn quét. Chương 5: TKM tuần tự 2.Подробнее

VHDL – FPGA. Bài 501: Đếm 1 số từ 0 đến 9 hiển thị trên 1 led 7 đoạn quét. Chương 5: TKM tuần tự 2.Подробнее